來一點不專業的

早上心生無聊，用LaTeX生了一篇作業題目出來(有需要)，看到的人大為驚豔，我卻甚為漸愧...因為我並沒有做很細步的調整。

今日上計算機組織上了一個很簡單卻很重要的語言，事實上我們可以做成如下論述

• RTL Register Transfer Language 針對整個Computer Organization 的 microoperation做描述


• VHDL VHSIC Hardware Describe Language 針對boolearn function 抑或是整個電路圖描述

看起來很像，事實上一點都不像RTL相較之下還算高階一些，register 可是由flip flop做出來的，但是VHDL卻要實作整個flip flop(當然，好一點的軟體都會內建寫好的function)，兩者的語法我不多做描述，google一下都有。我想說的是。

在撰寫VHDL時，你是在對電路做描述，而不是在寫高階語言，在寫作時，應對電路存有一個大局觀

這是一個很簡單的概念，也不難，問題出在那?VHDL有for, if, case switch, while, 甚至連bit vector都有了，你寫起來很像一個高階語言，但是不代表他如你所想的

if(K==1) R1 <= R3;
else R1 <= R2;

這樣子的程式碼在C/C++等高階語言中，大部分都是循序執行，看完if再看else，如果if成立，program根本不在乎else發生了什麼事。但是在VHDL中，這個if else乃是同時被執行的，意思即是，K只有0與1，所以我們會在R2和R3 assign 給R1之前，加一個K的2 to 1 multiplexer ，就可以完成選擇動作了，這也是同時被執行的意思。

那麼我們再來看一個在電路中根本不存在的東西for，那麼這樣子的東西到底怎麼樣被實作的？答案也很簡單，原地把程式碼展開，使得一個for是一個一個依序執行的變成平行執行(實際上當然沒有那麼簡單，可能還要加一個clock)，簡單而言for如果跑了10次，那麼assembler就轉成十行程式碼，這或許是最快的解法，如果真的要學會VHDL，我還是得對背後的運作原理多多下功夫才行。

---
聽完今天的課有頓悟的感覺。