Precision-Timed Machine

Goal: 大部分的 Hard-real time system define deadline by worest-case exeuction time (WCET) 而現在大部分的 Computer Architecutre 是針對 averange-case 在做改善，所以 deadline time 可能不會改變，甚至變的更糟，於是作者嘗試在 hard-real time 提出一個新的架構讓 WCET 不會這麼糟，採用了 pipeline multi-thread interleaved ，也改進了對於 memory 存取的方式

---
其實看完目的，這篇大概就知道要幹麻了。

最近

希望自己的生活可以過的正常一點。

其實有些事也不知道怎麼說，好不容易決定自己要走 Compiler 相關研究了，如果細分的話，我會把 Compiler 分成 From-end, IR optimization, Back-end，但是其實對 Programming Language 的研究真的了解嗎，其實我一無所知 (Josh Ko 說是帶我參觀，不過我懷疑我自己是不是太混了 ...)，決定還是該好好的專心研究吧，針對 VLIW Compiler ，邊做邊想 Functional Programming 是否能用 (對，我就是那個有了槌子就什麼都想敲的人 XD)，只是邊做邊想會不會很對不起 scm 呢 ? 唉，真是三心二意的娘們啊 ...

IR optimization 本身會拆成數個 phase ，每一個 phase Input/ Ouput 是一樣的，只是重新做一些更動，以 basic block 來分，分為 local shceduing & global scheduling ，而 Instruction Scheduling & Register Allocaiton 是互相問題，通常做完一次之後，要再 rescheduling 一次(其實幾次都可以，只是看有沒有必要性)，而在這個領域上可以用的工具大概就是 Graph Theory 與 組合最佳化。其實從這個過程中，認清了自己什麼都不會，沒有辦法深入去解決一個問題是我最大的問題。

Trimaran 的 Elcor 是一個針對 VLIW 的 Compiler ，Target Architecture 是 HPL-PD ，為了學會怎麼改它，竟然因此學會基本的 gdb 與 gdb script (Python Binding 研究中)，不過到現在還是不會改，只能說 C 與 C++ 混合的 code ，再加一堆 global variable，實在是難以定義，不過大概有個頭緒了。

Precision-Timed Machine ，不如說是一個 Computer Architecture ，聚集各方大全(就是很多 paper 啦)，嘗試在 hard real-time embedded system 做，consider time as a function to predict and repeat. 使用的技巧是 deadline instruction ，但是我抓不到這篇 paper 想要解決什麼問題或目的，因為感覺上我目前所看到的點，利用現有系統就可以解決了，那麼為什麼要造這一個新的 Architecture ，答案仍在尋找中。

嵐達網的文章真的是應該要好好寫，logan 真的寫的很好，我真的覺得是我不夠用心，但是最近竟然覺得自己的英文閱讀能力下降了 (明明讀的比以前多很多啊，怎麼會下降)，不要為自己找理由。

---
記錄自己最近。