星期二, 12月 25, 2007

沒有頭緒

過了好幾天,我依舊對RDT implement沒有頭緒,或許會邊做邊寫? 也是一件很有可能的事。

昨夜學弟在讀Degital Design時,發生的問題是就是不懂課本在說什麼,老實說,我覺得有Flip-flop的狀況下,若為synchronous ,也就是所有的電路皆聽同一個clock的狀況下,先用 finite state machine 規畫之,再把 state diagram 轉成 truth table,再把truth table 的每一個output使用k-map簡化出電路,即可實作之,一氣呵成,一次解決,所以我還蠻喜歡Flip-flop這個部分,可謂之把sequencl circuit 與 combinational circuit結合的美麗之處的開始。

說多了,回到正題,目前對Java熟練度有大大的提升,不過自己也很清楚,有些概念也只是自己硬用C++轉換,還是得再努力才行,目前已經回復至正常的生活。

---
keep going

張貼留言